SRAM 的工作原理:
在静态存储器器件中, 一位由 6 只晶体管组成, 称为一个存
储元, 如图所示:
N1 和 N2 构成触发器, P1 和 P2 分别作为 Q1 和 Q2 的负载电阻. N1 截止而 N2 导通时的状态称为 "1". 相反的状态称为 "0".
读出时, 置选择线为高电平, 使两个开关管导通, 从读 / 写线输出原存的信息.
写入时, 写入数据使读 / 写线呈相应电平(例如写 "1" 时, 读 / 写线 "1" 为高电平, 读 / 写线 "0" 为低电平), 再使选择线为高电平, 于是触发器被置为相应的状态(写 "1" 时, 置为 "1" 状态, 即 N1 截止 N2 导通). 显然, 无论存储元保存的信息是 "1" 还是 "0",N1,N2,P1 和 P2,4 只 MOS 管总有两只处于导通状态.
DRAM 的工作原理
和静态 RAM 一样, 动态 RAM 也是由许多基本存储元按照行和列来组成的.
(1)3 管 DRAM 的
3 管动态 RAM 的基本存储电路如右图所示. 在这个电路中, 读选择线和写选择线是分开的, 读数据线和写数据线也是分开的.
写操作时, 写选择线为 "1", 所以 Q1 导通, 要写入的数据通过 Q1 送到 Q2 的栅极, 并通过栅极电容在一定时间内保持信息.
读操作时, 先通过公用的预充电管 Q4 使读数据线上的分布电容 CD 充电, 当读选择线为高电平有效时, Q3 处于可导通的状态. 若原来存有 "1", 则 Q2 导通, 读数据线的分布电容 CD 通过 Q3,Q2 放电, 此时读得的信息为 "0", 正好和原存信息相反; 若原存信息为 "0", 则 Q3 尽管具备导通条件, 但因为 Q2 截止, 所以, CD 上的电压保持不变, 因而, 读得的信息为 "1". 可见, 对这样的存储电路, 读得的信息和原来存入的信息正好相反, 所以要通过读出放大器进行反相再送往数据总线.
(2)单管 DRAM
1 写入操作 首先由正脉冲信号ф使 T5 导通, 平衡触发器, 接着 T5 管关断, 行, 列选通信号为有效高电平, T6,T0 两管导通, 若 I/O 数据线上输入逻辑 0 电平, 则 T1 管截止, 由 T1,T3 所构成的反相器则以高电平通过 T0 存入 C 中, 对电容 C 充电. 相反, 若 I/O 输入线以逻辑 1 电平作为输入, 则经 T1 反相后以逻辑 0 电平存入 C 中, 若原 C 中有电荷, 则会形成一个放电回路, 泄放掉电容 C 中存储的电荷. 从以上分析可知, 该存储单元电路将输入逻辑信号反相后存入 C 中
2 读出操作 与写入操作的开始条件相同, 此时 T6,T0 两管导通, 如果电容 C 中有电荷即为高电平, 经 T0 管后传送到 T2 的栅极, 在 T2 漏极输出一个原先存入的低电平, 此低电平可反过来使 T1 可靠截止, 于是 T1,T3 组成的反相器输出一个标准的高电平经 T0 又对 C 充电, 因而, 读出操作既实现了正确读出, 又实现了再生(刷新)
3 刷新操作 刷新操作也称为再生操作. 实现刷新一般采用 "仅行地址有效" 法进行刷新, 此时, 列地址处于无效状态, 由行地址有效选中 DRAM 中某一行, 将此行中存入的所有二进制信息全部实现一次读操作, 从上述读操作过程可知, 读操作既可以实现读又可实现再生. 因为此时列地址无效, 读访问到的所有二进制信息并不会输出到外部 I/O 数据线上去
来源: http://www.bubuko.com/infodetail-3139837.html