前提
深入理解 Java 内存模型程晓明著, 该书在以前看过一遍, 现在学的东西越多, 感觉那块越重要, 于是又再细看一遍, 于是便有了下面的读书笔记总结全书页数虽不多, 内容讲得挺深的细看的话, 也是挺花时间的, 看完收获绝对挺大的也建议 Java 开发者都去看看里面主要有 Java 内存模型的基础重排序顺序一致性 Volatile 关键字锁 final 本文参考书中内容
关注我
如果你想查看这本书可以关注我的公众号: zhisheng , 然后里面回复关键字 JMM 可以查看我分享的百度云链接
转载请务必注明原创地址为: www.54tianzhisheng.cn/2018/02/28/
基础
并发编程的模型分类
在并发编程需要处理的两个关键问题是: 线程之间如何通信 和 线程之间如何同步
通信
通信 是指线程之间以何种机制来交换信息在命令式编程中, 线程之间的通信机制有两种: 共享内存 和 消息传递
在共享内存的并发模型里, 线程之间共享程序的公共状态, 线程之间通过写 - 读内存中的公共状态来隐式进行通信
在消息传递的并发模型里, 线程之间没有公共状态, 线程之间必须通过明确的发送消息来显式进行通信
同步
同步 是指程序用于控制不同线程之间操作发生相对顺序的机制
在共享内存的并发模型里, 同步是显式进行的程序员必须显式指定某个方法或某段代码需要在线程之间互斥执行
在消息传递的并发模型里, 由于消息的发送必须在消息的接收之前, 因此同步是隐式进行的
Java 的并发采用的是共享内存模型, Java 线程之间的通信总是隐式进行, 整个通信过程对程序员完全透明
Java 内存模型的抽象
在 Java 中, 所有实例域静态域 和 数组元素存储在堆内存中, 堆内存在线程之间共享局部变量方法定义参数 和 异常处理器参数 不会在线程之间共享, 它们不会有内存可见性问题, 也不受内存模型的影响
Java 线程之间的通信由 Java 内存模型 (JMM) 控制 JMM 决定了一个线程对共享变量的写入何时对另一个线程可见从抽象的角度来看, JMM 定义了线程与主内存之间的抽象关系: 线程之间的共享变量存储在主内存中, 每一个线程都有一个自己私有的本地内存, 本地内存中存储了该变量以读 / 写共享变量的副本本地内存是 JMM 的一个抽象概念, 并不真实存在
JMM 抽象示意图:
从上图来看, 如果线程 A 和线程 B 要通信的话, 要如下两个步骤:
1 线程 A 需要将本地内存 A 中的共享变量副本刷新到主内存去
2 线程 B 去主内存读取线程 A 之前已更新过的共享变量
步骤示意图:
举个例子:
本地内存 A 和 B 有主内存共享变量 X 的副本假设一开始时, 这三个内存中 X 的值都是 0 线程 A 正执行时, 把更新后的 X 值 (假设为 1) 临时存放在自己的本地内存 A 中当线程 A 和 B 需要通信时, 线程 A 首先会把自己本地内存 A 中修改后的 X 值刷新到主内存去, 此时主内存中的 X 值变为了 1 随后, 线程 B 到主内存中读取线程 A 更新后的共享变量 X 的值, 此时线程 B 的本地内存的 X 值也变成了 1
整体来看, 这两个步骤实质上是线程 A 再向线程 B 发送消息, 而这个通信过程必须经过主内存 JMM 通过控制主内存与每个线程的本地内存之间的交互, 来为 Java 程序员提供内存可见性保证
重排序
在执行程序时为了提高性能, 编译器和处理器常常会对指令做重排序重排序分三类:
1 编译器优化的重排序编译器在不改变单线程程序语义的前提下, 可以重新安排语句的执行顺序
2 指令级并行的重排序现代处理器采用了指令级并行技术来将多条指令重叠执行如果不存在数据依赖性, 处理器可以改变语句对应机器指令的执行顺序
3 内存系统的重排序由于处理器使用缓存和读 / 写缓冲区, 这使得加载和存储操作看上去可能是在乱序执行
从 Java 源代码到最终实际执行的指令序列, 会分别经历下面三种重排序:
上面的这些重排序都可能导致多线程程序出现内存可见性问题对于编译器, JMM 的编译器重排序规则会禁止特定类型的编译器重排序 (不是所有的编译器重排序都要禁止) 对于处理器重排序, JMM 的处理器重排序规则会要求 Java 编译器在生成指令序列时, 插入特定类型的内存屏障指令, 通过内存屏障指令来禁止特定类型的处理器重排序(不是所有的处理器重排序都要禁止)
JMM 属于语言级的内存模型, 它确保在不同的编译器和不同的处理器平台之上, 通过禁止特定类型的编译器重排序和处理器重排序, 为程序员提供一致的内存可见性保证
处理器重排序
现代的处理器使用写缓冲区来临时保存向内存写入的数据写缓冲区可以保证指令流水线持续运行, 它可以避免由于处理器停顿下来等待向内存写入数据而产生的延迟同时, 通过以批处理的方式刷新写缓冲区, 以及合并写缓冲区中对同一内存地址的多次写, 可以减少对内存总线的占用虽然写缓冲区有这么多好处, 但每个处理器上的写缓冲区, 仅仅对它所在的处理器可见这个特性会对内存操作的执行顺序产生重要的影响: 处理器对内存的读 / 写操作的执行顺序, 不一定与内存实际发生的读 / 写操作顺序一致!
举个例子:
假设处理器 A 和处理器 B 按程序的顺序并行执行内存访问, 最终却可能得到 x = y = 0 具体的原因如下图所示:
处理器 A 和 B 同时把共享变量写入在写缓冲区中 (A1B1), 然后再从内存中读取另一个共享变量(A2B2), 最后才把自己写缓冲区中保存的脏数据刷新到内存中(A3B3) 当以这种时序执行时, 程序就可以得到 x = y = 0 的结果
从内存操作实际发生的顺序来看, 直到处理器 A 执行 A3 来刷新自己的写缓存区, 写操作 A1 才算真正执行了虽然处理器 A 执行内存操作的顺序为: A1 -> A2, 但内存操作实际发生的顺序却是: A2 -> A1 此时, 处理器 A 的内存操作顺序被重排序了
这里的关键是, 由于写缓冲区仅对自己的处理器可见, 它会导致处理器执行内存操作的顺序可能会与内存实际的操作执行顺序不一致由于现代的处理器都会使用写缓冲区, 因此现代的处理器都会允许对写 - 读操作重排序
内存屏障指令
为了保证内存可见性, Java 编译器在生成指令序列的适当位置会插入内存屏障指令来禁止特定类型的处理器重排序 JMM 把内存屏障指令分为下列四类:
屏障类型 | 指令示例 | 说明 |
---|---|---|
LoadLoad Barriers | Load1; LoadLoad; Load2 | 确保 Load1 数据的装载,之前于 Load2 及所有后续装载指令的装载。 |
StoreStore Barriers | Store1; StoreStore; Store2 | 确保 Store1 数据对其他处理器可见(刷新到内存),之前于 Store2 及所有后续存储指令的存储。 |
LoadStore Barriers | Load1; LoadStore; Store2 | 确保 Load1 数据装载,之前于 Store2 及所有后续的存储指令刷新到内存。 |
StoreLoad Barriers | Store1; StoreLoad; Load2 | 确保 Store1 数据对其他处理器变得可见(指刷新到内存),之前于 Load2 及所有后续装载指令的装载。StoreLoadBarriers 会使该屏障之前的所有内存访问指令(存储和装载指令)完成之后,才执行该屏障之后的内存访问指令 。 |
happens-before
JSR-133 内存模型使用 happens-before 的概念来阐述操作之间的内存可见性在 JMM 中, 如果一个操作执行的结果需要对另一个操作可见, 那么这两个操作之间必须要存在 happens-before 关系这里提到的两个操作既可以是在一个线程之内, 也可以是在不同线程之间
与程序员密切相关的 happens-before 规则如下:
程序顺序规则: 一个线程中的每个操作, happens-before 于该线程中的任意后续操作
监视器锁规则: 对一个监视器的解锁, happens-before 于随后对这个监视器的加锁
volatile 变量规则: 对一个 volatile 域的写, happens-before 于任意后续对这个 volatile 域的读
传递性: 如果 A happens-before B, 且 B happens-before C, 那么 A happens-before C
注意, 两个操作之间具有 happens-before 关系, 并不意味着前一个操作必须要在后一个操作之前执行! happens-before 仅仅要求前一个操作 (执行的结果) 对后一个操作可见, 且前一个操作按顺序排在第二个操作之前(the first is visible to and ordered before the second)
happens-before 与 JMM 的关系如下图所示:
如上图所示, 一个 happens-before 规则对应于一个或多个编译器和处理器重排序规则
数据依赖性
如果两个操作访问同一个变量, 且这两个操作中有一个为写操作, 此时这两个操作之间就存在数据依赖性数据依赖分下列三种类型:
名称 | 代码示例 | 说明 |
---|---|---|
写后读 | a = 1; b = a; | 写一个变量之后,再读这个位置。 |
写后写 | a = 1; a = 2; | 写一个变量之后,再写这个变量。 |
读后写 | a = b; b = 1; | 读一个变量之后,再写这个变量。 |
上面三种情况, 只要重排序两个操作的执行顺序, 程序的执行结果将会被改变
前面提到过, 编译器和处理器可能会对操作做重排序编译器和处理器在重排序时, 会遵守数据依赖性, 编译器和处理器不会改变存在数据依赖关系的两个操作的执行顺序
注意, 这里所说的数据依赖性仅针对单个处理器中执行的指令序列和单个线程中执行的操作, 不同处理器之间和不同线程之间的数据依赖性不被编译器和处理器考虑
as-if-serial 语义
as-if-serial 语义的意思指: 不管怎么重排序 (编译器和处理器为了提高并行度),(单线程) 程序的执行结果不能被改变编译器, runtime 和处理器都必须遵守 as-if-serial 语义
为了遵守 as-if-serial 编译器和处理器不会对存在数据依赖关系的操作做重排序, 因为这种重排序会改变执行结果但是如果操作之间没有数据依赖关系, 这些操作就可能被编译器和处理器重排序
举个例子:
- double pi = 3.14; //A
- double r = 1.0; //B
- double area = pi * r * r; //C
上面三个操作的数据依赖关系如下图所示:
如上图所示, A 和 C 之间存在数据依赖关系, 同时 B 和 C 之间也存在数据依赖关系因此在最终执行的指令序列中, C 不能被重排序到 A 和 B 的前面 (C 排到 A 和 B 的前面, 程序的结果将会被改变) 但 A 和 B 之间没有数据依赖关系, 编译器和处理器可以重排序 A 和 B 之间的执行顺序下图是该程序的两种执行顺序:
在计算机中, 软件技术和硬件技术有一个共同的目标: 在不改变程序执行结果的前提下, 尽可能的开发并行度编译器和处理器遵从这一目标, 从 happens-before 的定义我们可以看出, JMM 同样遵从这一目标
重排序对多线程的影响
举例:
- class Demo {
- int a = 0;
- boolean flag = false;
- public void write() {
- a = 1; //1
- flag = true; //2
- }
- public void read() {
- if(flag) { //3
- int i = a * a; //4
- }
- }
- }
由于操作 1 和 2 没有数据依赖关系, 编译器和处理器可以对这两个操作重排序; 操作 3 和操作 4 没有数据依赖关系, 编译器和处理器也可以对这两个操作重排序
1 当操作 1 和操作 2 重排序时, 可能会产生什么效果?
如上图所示, 操作 1 和操作 2 做了重排序程序执行时, 线程 A 首先写标记变量 flag, 随后线程 B 读这个变量由于条件判断为真, 线程 B 将读取变量 a 此时, 变量 a 还根本没有被线程 A 写入, 在这里多线程程序的语义被重排序破坏了!
2 当操作 3 和操作 4 重排序时会产生什么效果(借助这个重排序, 可以顺便说明控制依赖性)
在程序中, 操作 3 和操作 4 存在控制依赖关系当代码中存在控制依赖性时, 会影响指令序列执行的并行度为此, 编译器和处理器会采用猜测 (Speculation) 执行来克服控制相关性对并行度的影响以处理器的猜测执行为例, 执行线程 B 的处理器可以提前读取并计算 a * a, 然后把计算结果临时保存到一个名为重排序缓冲 (reorder buffer ROB) 的硬件缓存中当接下来操作 3 的条件判断为真时, 就把该计算结果写入变量 i 中
从图中我们可以看出, 猜测执行实质上对操作 3 和 4 做了重排序重排序在这里破坏了多线程程序的语义!
在单线程程序中, 对存在控制依赖的操作重排序, 不会改变执行结果(这也是 as-if-serial 语义允许对存在控制依赖的操作做重排序的原因); 但在多线程程序中, 对存在控制依赖的操作重排序, 可能会改变程序的执行结果
顺序一致性
顺序一致性内存模型
顺序一致性内存模型有两大特性:
一个线程中的所有操作必须按照程序的顺序来执行
(不管程序是否同步)所有线程都只能看到一个单一的操作执行顺序在顺序一致性内存模型中, 每个操作都必须原子执行且立刻对所有线程可见
顺序一致性内存模型为程序员提供的视图如下:
在概念上, 顺序一致性模型有一个单一的全局内存, 这个内存通过一个左右摆动的开关可以连接到任意一个线程, 同时每一个线程必须按照程序的顺序来执行内存读 / 写操作从上面的示意图我们可以看出, 在任意时间点最多只能有一个线程可以连接到内存当多个线程并发执行时, 图中的开关装置能把所有线程的所有内存读 / 写操作串行化
举个例子:
假设有两个线程 A 和 B 并发执行其中 A 线程有三个操作, 它们在程序中的顺序是: A1 -> A2 -> A3B 线程也有三个操作, 它们在程序中的顺序是: B1 -> B2 -> B3
假设这两个线程使用监视器锁来正确同步: A 线程的三个操作执行后释放监视器锁, 随后 B 线程获取同一个监视器锁那么程序在顺序一致性模型中的执行效果将如下图所示:
现在我们再假设这两个线程没有做同步, 下面是这个未同步程序在顺序一致性模型中的执行示意图:
未同步程序在顺序一致性模型中虽然整体执行顺序是无序的, 但所有线程都只能看到一个一致的整体执行顺序以上图为例, 线程 A 和 B 看到的执行顺序都是: B1 -> A1 -> A2 -> B2 -> A3 -> B3 之所以能得到这个保证是因为顺序一致性内存模型中的每个操作必须立即对任意线程可见
但是, 在 JMM 中就没有这个保证未同步程序在 JMM 中不但整体的执行顺序是无序的, 而且所有线程看到的操作执行顺序也可能不一致比如, 在当前线程把写过的数据缓存在本地内存中, 在还没有刷新到主内存之前, 这个写操作仅对当前线程可见; 从其他线程的角度来观察, 会认为这个写操作根本还没有被当前线程执行只有当前线程把本地内存中写过的数据刷新到主内存之后, 这个写操作才能对其他线程可见在这种情况下, 当前线程和其它线程看到的操作执行顺序将不一致
同步程序的顺序一致性效果
下面我们对前面的示例程序用锁来同步, 看看正确同步的程序如何具有顺序一致性
请看下面的示例代码:
- class demo {
- int a = 0;
- boolean flag = false;
- public synchronized void write() { // 获取锁
- a = 1;
- flag = true;
- } // 释放锁
- public synchronized void read() { // 获取锁
- if(flag) {
- int i = a;
- }
- } // 释放锁
- }
上面示例代码中, 假设 A 线程执行 write() 方法后, B 线程执行 reade() 方法这是一个正确同步的多线程程序根据 JMM 规范, 该程序的执行结果将与该程序在顺序一致性模型中的执行结果相同下面是该程序在两个内存模型中的执行时序对比图:
在顺序一致性模型中, 所有操作完全按程序的顺序执行而在 JMM 中, 临界区内的代码可以重排序(但 JMM 不允许临界区内的代码逸出到临界区之外, 那样会破坏监视器的语义)JMM 会在退出临界区和进入临界区这两个关键时间点做一些特别处理, 使得线程在这两个时间点具有与顺序一致性模型相同的内存视图虽然线程 A 在临界区内做了重排序, 但由于监视器的互斥执行的特性, 这里的线程 B 根本无法观察到线程 A 在临界区内的重排序这种重排序既提高了执行效率, 又没有改变程序的执行结果
从这里我们可以看到 JMM 在具体实现上的基本方针: 在不改变 (正确同步的) 程序执行结果的前提下, 尽可能的为编译器和处理器的优化打开方便之门
未同步程序的执行特性
未同步程序在 JMM 中的执行时, 整体上是无序的, 其执行结果无法预知未同步程序在两个模型中的执行特性有下面几个差异:
顺序一致性模型保证单线程内的操作会按程序的顺序执行, 而 JMM 不保证单线程内的操作会按程序的顺序执行(比如上面正确同步的多线程程序在临界区内的重排序)
顺序一致性模型保证所有线程只能看到一致的操作执行顺序, 而 JMM 不保证所有线程能看到一致的操作执行顺序
JMM 不保证对 64 位的 long 型和 double 型变量的读 / 写操作具有原子性, 而顺序一致性模型保证对所有的内存读 / 写操作都具有原子
第三个差异与处理器总线的工作机制密切相关在计算机中, 数据通过总线在处理器和内存之间传递每次处理器和内存之间的数据传递都是通过总线事务来完成的总线事务包括读事务和写事务读事务从内存传送数据到处理器, 写事务从处理器传递数据到内存, 每个事务会读 / 写内存中一个或多个物理上连续的字总线会同步试图并发使用总线的事务在一个处理器执行总线事务期间, 总线会禁止其它所有的处理器和 I/O 设备执行内存的读 / 写
总线的工作机制:
如上图所示, 假设处理器 AB 和 C 同时向总线发起总线事务, 这时总线仲裁会对竞争作出裁决, 假设总线在仲裁后判定处理器 A 在竞争中获胜 (总线仲裁会确保所有处理器都能公平的访问内存) 此时处理器 A 继续它的总线事务, 而其它两个处理器则要等待处理器 A 的总线事务完成后才能开始再次执行内存访问假设在处理器 A 执行总线事务期间(不管这个总线事务是读事务还是写事务), 处理器 D 向总线发起了总线事务, 此时处理器 D 的这个请求会被总线禁止
总线的这些工作机制可以把所有处理器对内存的访问以串行化的方式来执行; 在任意时间点, 最多只能有一个处理器能访问内存这个特性确保了单个总线事务之中的内存读 / 写操作具有原子性
在一些 32 位的处理器上, 如果要求对 64 位数据的写操作具有原子性, 会有比较大的开销为了照顾这种处理器, Java 语言规范鼓励但不强求 JVM 对 64 位的 long 型变量和 double 型变量的写具有原子性当 JVM 在这种处理器上运行时, 会把一个 64 位 long/ double 型变量的写操作拆分为两个 32 位的写操作来执行这两个 32 位的写操作可能会被分配到不同的总线事务中执行, 此时对这个 64 位变量的写将不具有原子性
当单个内存操作不具有原子性, 将可能会产生意想不到后果请看下面示意图:
如上图所示, 假设处理器 A 写一个 long 型变量, 同时处理器 B 要读这个 long 型变量处理器 A 中 64 位的写操作被拆分为两个 32 位的写操作, 且这两个 32 位的写操作被分配到不同的写事务中执行同时处理器 B 中 64 位的读操作被分配到单个的读事务中执行当处理器 A 和 B 按上图的时序来执行时, 处理器 B 将看到仅仅被处理器 A 写了一半的无效值
注意, 在 JSR -133 之前的旧内存模型中, 一个 64 位 long/ double 型变量的读 / 写操作可以被拆分为两个 32 位的读 / 写操作来执行从 JSR -133 内存模型开始(即从 JDK5 开始), 仅仅只允许把一个 64 位 long/ double 型变量的写操作拆分为两个 32 位的写操作来执行, 任意的读操作在 JSR -133 中都必须具有原子性(即任意读操作必须要在单个读事务中执行)
Volatile
Volatile 特性
举个例子:
- public class VolatileTest {
- volatile long a = 1L; // 使用 volatile 声明 64 位的 long 型
- public void set(long l) {
- a = l; // 单个 volatile 变量的写
- }
- public long get() {
- return a; // 单个 volatile 变量的读
- }
- public void getAndIncreament() {
- a++; // 复合(多个) volatile 变量的读 / 写
- }
- }
假设有多个线程分别调用上面程序的三个方法, 这个程序在语义上和下面程序等价:
- public class VolatileTest {
- long a = 1L; // 64 位的 long 型普通变量
- public synchronized void set(long l) { // 对单个普通变量的写用同一个锁同步
- a = l;
- }
- public synchronized long get() { // 对单个普通变量的读用同一个锁同步
- return a;
- }
- public void getAndIncreament() { // 普通方法调用
- long temp = get(); // 调用已同步的读方法
- temp += 1L; // 普通写操作
- set(temp); // 调用已同步的写方法
- }
- }
如上面示例程序所示, 对一个 volatile 变量的单个读 / 写操作, 与对一个普通变量的读 / 写操作使用同一个锁来同步, 它们之间的执行效果相同
锁的 happens-before 规则保证释放锁和获取锁的两个线程之间的内存可见性, 这意味着对一个 volatile 变量的读, 总是能看到 (任意线程) 对这个 volatile 变量最后的写入
锁的语义决定了临界区代码的执行具有原子性这意味着即使是 64 位的 long 型和 double 型变量, 只要它是 volatile 变量, 对该变量的读写就将具有原子性如果是多个 volatile 操作或类似于 volatile++ 这种复合操作, 这些操作整体上不具有原子性
简而言之, volatile 变量自身具有下列特性:
可见性对一个 volatile 变量的读, 总是能看到 (任意线程) 对这个 volatile 变量最后的写入
原子性: 对任意单个 volatile 变量的读 / 写具有原子性, 但类似于 volatile++ 这种复合操作不具有原子性
volatile 写 - 读的内存定义
当写一个 volatile 变量时, JMM 会把该线程对应的本地内存中的共享变量值刷新到主内存
当读一个 volatile 变量时, JMM 会把该线程对应的本地内存置为无效线程接下来将从主内存中读取共享变量
假设上面的程序 flag 变量用 volatile 修饰
volatile 内存语义的实现
下面是 JMM 针对编译器制定的 volatile 重排序规则表:
为了实现 volatile 的内存语义, 编译器在生成字节码时, 会在指令序列中插入内存屏障来禁止特定类型的处理器重排序
下面是基于保守策略的 JMM 内存屏障插入策略:
在每个 volatile 写操作的前面插入一个 StoreStore 屏障
在每个 volatile 写操作的后面插入一个 StoreLoad 屏障
在每个 volatile 读操作的后面插入一个 LoadLoad 屏障
在每个 volatile 读操作的后面插入一个 LoadStore 屏障
下面是保守策略下, volatile 写操作 插入内存屏障后生成的指令序列示意图:
下面是在保守策略下, volatile 读操作 插入内存屏障后生成的指令序列示意图:
上述 volatile 写操作和 volatile 读操作的内存屏障插入策略非常保守在实际执行时, 只要不改变 volatile 写 - 读的内存语义, 编译器可以根据具体情况省略不必要的屏障
锁
锁释放和获取的内存语义
当线程释放锁时, JMM 会把该线程对应的本地内存中的共享变量刷新到主内存中
当线程获取锁时, JMM 会把该线程对应的本地内存置为无效从而使得被监视器保护的临界区代码必须要从主内存中去读取共享变量
锁内存语义的实现
借助 ReentrantLock 来讲解, PS: 后面专门讲下这块(ReentrantLockSynchronized 公平锁非公平锁 AQS 等), 可以看看大明哥的博客: cmsblogs.com/?p=2210
concurrent 包的实现
如果我们仔细分析 concurrent 包的源代码实现, 会发现一个通用化的实现模式:
首先, 声明共享变量为 volatile;
然后, 使用 CAS 的原子条件更新来实现线程之间的同步;
同时, 配合以 volatile 的读 / 写和 CAS 所具有的 volatile 读和写的内存语义来实现线程之间的通信
AQS, 非阻塞数据结构和原子变量类(java.util.concurrent.atomic 包中的类), 这些 concurrent 包中的基础类都是使用这种模式来实现的, 而 concurrent 包中的高层类又是依赖于这些基础类来实现的从整体来看, concurrent 包的实现示意图如下:
final
对于 final 域, 编译器和处理器要遵守两个重排序规则:
在构造函数内对一个 final 域的写入, 与随后把这个被构造对象的引用赋值给一个引用变量, 这两个操作之间不能重排序
初次读一个包含 final 域的对象的引用, 与随后初次读这个 final 域, 这两个操作之间不能重排序
写 final 域的重排序规则
写 final 域的重排序规则禁止把 final 域的写重排序到构造函数之外这个规则的实现包含下面 2 个方面:
JMM 禁止编译器把 final 域的写重排序到构造函数之外
编译器会在 final 域的写之后, 构造函数 return 之前, 插入一个 StoreStore 屏障这个屏障禁止处理器把 final 域的写重排序到构造函数之外
读 final 域的重排序规则
在一个线程中, 初次读对象引用与初次读该对象包含的 final 域, JMM 禁止处理器重排序这两个操作 (注意, 这个规则仅仅针对处理器) 编译器会在读 final 域操作的前面插入一个 LoadLoad 屏障
final 域是引用类型
对于引用类型, 写 final 域的重排序规则对编译器和处理器增加了如下约束:
在构造函数内对一个 final 引用的对象的成员域的写入, 与随后在构造函数外把这个被构造对象的引用赋值给一个引用变量, 这两个操作之间不能重排序
总结
JMM, 处理器内存模型与顺序一致性内存模型之间的关系
JMM 是一个语言级的内存模型, 处理器内存模型是硬件级的内存模型, 顺序一致性内存模型是一个理论参考模型下面是语言内存模型, 处理器内存模型和顺序一致性内存模型的强弱对比示意图:
JMM 的设计示意图
JMM 的内存可见性保证
Java 程序的内存可见性保证按程序类型可以分为下列三类:
1. 单线程程序单线程程序不会出现内存可见性问题编译器, runtime 和处理器会共同确保单线程程序的执行结果与该程序在顺序一致性模型中的执行结果相同
2. 正确同步的多线程程序正确同步的多线程程序的执行将具有顺序一致性 (程序的执行结果与该程序在顺序一致性内存模型中的执行结果相同) 这是 JMM 关注的重点, JMM 通过限制编译器和处理器的重排序来为程序员提供内存可见性保证
3. 未同步 / 未正确同步的多线程程序 JMM 为它们提供了最小安全性保障: 线程执行时读取到的值, 要么是之前某个线程写入的值, 要么是默认值(0,null,false)
下图展示了这三类程序在 JMM 中与在顺序一致性内存模型中的执行结果的异同:
来源: https://juejin.im/post/5a98c6a16fb9a028cd448965